#### **DISPLAY DEVICE**

Patent number:

JP8234703

**Publication date:** 

1996-09-13

Inventor:

ICHIKAWA HIROAKI; IIDA MASAYUKI; HAYASHI YUJI;

TSUBOTA HIROYOSHI

Applicant:

**SONY CORP** 

Classification:

- international:

G02F1/133; G09G1/16; G09G3/20; G09G3/36;

H04N5/66; G02F1/13; G09G1/16; G09G3/20;

G09G3/36; H04N5/66; (IPC1-7): G09G3/36; G02F1/133;

G09G1/16; G09G3/20; H04N5/66

- european:

G09G3/36C8; G09G3/36C12A

Application number: JP19950065189 19950228 Priority number(s): JP19950065189 19950228

Report a data error he


Also published as:

EP0730258 (A

US5818413 (A

#### Abstract of JP8234703

PURPOSE: To allow a liquid crystal panel with built-in scanning circuit to serve as non-interlace driving and interlace driving. CONSTITUTION: This display device is provided with pixel LC disposed in a matrix, a vertical scanning circuit 1 and a horizontal scanning circuit 2. The vertical scanning circuit 1 outputs each select pulse and scans the pixel LC for each line successively during one vertical period. The horizontal scanning circuit 2 writes video signals and transfers them to the pixel lines selected by sequential scanning during one horizontal period. The vertical scanning circuit 1 is provided with a switching means 5 for controlling the switching of sequential output of a select pulse and adjusting the numbers of pixel lines selected for each horizontal period according to the standard of video signal.



Data supplied from the esp@cenet database - Worldwide

#### (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平8-234703

(43)公開日 平成8年(1996)9月13日


(51) Int. Cl. 6	識別記号	FI
G09G 3/36		G09G 3/36
G02F 1/133	550	G02F 1/133 550
G09G 1/16		G09G 1/16 V
3/20	4237-5H	3/20 V
H04N 5/66	102	H04N 5/66 102 B
		審査請求 未請求 請求項の数5 FD (全12頁)
(21)出願番号	特願平7-65189	(71)出願人 000002185
		ソニー株式会社
(22)出願日	平成7年(1995)2月28日	東京都品川区北品川6丁目7番35号
		(72)発明者 市川 弘明
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(72)発明者 飯田 正幸
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(72)発明者 林 祐司
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 弁理士 鈴木 晴敏
		最終頁に続く

#### (54) 【発明の名称】表示装置

#### (57) 【要約】

【目的】 走査回路内蔵型液晶パネルでノンインターレース駆動とインターレース駆動の兼用化を図る。

【構成】 表示装置は行列配置した画素LCと、垂直走 査回路1と、水平走査回路2とを備えている。垂直走査 回路1は選択パルスを逐次出力して一垂直期間に画素を 行単位で順次走査する。水平走査回路2は該順次走査に より選択された画素行に対して一水平期間に映像信号を 書き込み転送する。垂直走査回路1はスイッチ手段5を 備えており、該選択パルスの逐次出力を切り換え制御し、映像信号の規格に合わせて一水平期間毎に選択される画素行の本数を調整する。



#### 【特許請求の範囲】

【請求項1】 行列配置した画素と、垂直走査回路と、水平走査回路とを備えており、該垂直走査回路は選択パルスを逐次出力して一垂直期間に画素を行単位で順次走査し、該水平走査回路は該順次走査により選択された画素行に対して一水平期間に映像信号を書き込み転送する表示装置であって、

前記垂直走査回路は該選択パルスの逐次出力を切り換え 制御するスイッチ手段を内蔵しており、映像信号の規格 に合わせて一水平期間毎に選択される画素行の本数を調 10 整する事を特徴とする表示装置。

【請求項2】 前記スイッチ手段は、ノンインターレース規格の映像信号が入力される時一水平期間毎に1本の画素行を選択し一垂直期間で一フレーム分のノンインターレース駆動を可能とし、インターレース規格の映像信号が入力される時一水平期間毎に2本の画素行を同時選択し一垂直期間で1フィールド分のインターレース駆動を可能にすると共にフィールド毎に同時選択される2本の画素行を1本分だけずらす事を特徴とする請求項1記載の表示装置。

【請求項3】 前記スイッチ手段は、正規の走査線数を有する通常規格の映像信号が入力される時一水平期間毎に常に1本の画素行を選択して通常駆動を可能とし、正規より少ない走査線数を有する変型規格の映像信号が入力される時一水平期間に1本の画素行を選択する駆動と一水平期間に2本の画素行を選択する駆動とを所定の割合で組み合わせて間延し駆動を可能にする事を特徴とする請求項1記載の表示装置。

【請求項4】 前記垂直走査回路は、垂直クロック信号 に応じて垂直スタート信号を順次転送して一次選択パル 30 スを逐次生成する多段のシフトレジスタと、該シフトレジスタの隣り合う段から出力した一対の一次選択パルスをゲート処理して二次選択パルスを生成するゲート手段 を含んでおり、

前記スイッチ手段は該シフトレジスタと該ゲート手段との間に介在し、一水平期間に1本の画素行を選択する時、該一対の一次選択パルスをそのまま該ゲート手段に供給して二次選択パルスを出力させ、一水平期間に2本の画素行を選択する時、該一対の一次選択パルスの片方を遮断して他方を該ゲート手段に供給し元の一次選択パ 40ルスの出力を可能にする事を特徴とする請求項1記載の表示装置。

【請求項5】 前記垂直走査回路は、ノンインターレース規格の映像信号が入力される時一水平期間毎に1本の画素行を選択し一垂直期間で1フレーム分のノンインターレース駆動を可能とし、インターレース規格の映像信号が入力される時一水平期間毎に2本の画素行の一方を選択し他方を非選択にして一垂直期間で1フィールド分のインターレース駆動を可能にすると共にフィールド毎に選択される画素行と非選択の画素行とを入れ換える手 50

段を含む事を特徴とする請求項1記載の表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は水平走査回路及び垂直走査回路を内蔵したアクティブマトリクス型の液晶パネルによって代表される表示装置に関する。より詳しくは、フルライン構成の画面を有し且つインターレース駆動とノンインターレース駆動を内部的に切り換え可能な表示装置に関する。

[0002]

【従来の技術】日本国内のTV放送規格であるNTSC方式では偶奇2フィールドで1画面(1フレーム)が構成され、1フレームの走査線数は525本、フレーム周波数は30Hzである。しかし、現在商品化されている小型液晶TVあるいは投射型LCDの大部分は、液晶パネルの水平走査線数は220~240本である。これはNTSC方式の有効走査線数の約半分に当たる。従って、これらのLCDは1フィールドの映像信号のみで1画面を構成するハーフライン駆動を行なっている。画質的に20 は垂直解像度が低下するが、ハーフライン駆動ではノンインターレース走査を行なう為、同一走査線数の場合インターレース走査よりも30%前後解像度が向上する。この事を考慮すると、ハーフライン駆動による垂直解像度の低下は35%程度である。

【0003】3~4インチ程度の小画面ではこの解像度 の低下が画質に与える影響は小さいが、40インチ以上 の大画面表示を行なう投射型LCDにおいては、フルラ イン駆動が強く望まれており、近年盛んに開発されてい る。図16に、フルフレーム構成のアクティブマトリク ス型液晶パネルを示す。このパネルは行列配置した液晶 画素により構成される画面101と、垂直走査回路(V スキャナ) 102と、水平走査回路(Hスキャナ) 10 3とを備えている。Vスキャナ102は選択パルスを逐 次出力して一垂直期間に画素を行単位で順次走査する。 Hスキャナ103は該順次走査により選択された画素行 (ライン) 104に対して一水平期間に映像信号を書き 込む。前述した様に、フルフレーム構成のアクティブマ トリクス型液晶パネルでは、ライン104の本数(水平 走査線数)がハーフフレーム構成の220~240本に 比べ倍増する。かかるフルフレーム構成の液晶パネル は、特にコンピュータグラフィックスの大画面表示を行 なう投射型LCD等に好適である。この場合には、VG A等の映像信号が供給される為、そのままノンインター レース駆動が可能である。

[0004]

【発明が解決しようとする課題】しかしながら、場合によってはVGA等のノンインターレース信号に代え、TV等のインターレース信号を入力してテレビ画像やビデオ画像を表示したい場合がある。この時には、図17に示す様にTV信号等のインターレース信号を一旦コンバ

ータ105を介して倍速処理し、液晶パネルに供給す る。これにより、VGA信号と同様にTV信号のノンイ ンターレース駆動に適応できる。しかしながら、コンパ ータ105で倍速処理を行なう為には大容量のメモリが 必要となり、システム構成が大型化するという欠点があ る。VGA等のコンピュータ出力信号の表示と、通常の TV信号の表示とを1枚の液晶パネルで兼用する場合 に、TV信号についてもノンインターレース駆動を行な おうとすると大容量の外部メモリが必要となり、システ ムが複雑になる。

【0005】TV信号をフルフレーム構成の液晶パネル に表示する場合、ノンインターレース変換を行なう代わ りに、インターレース駆動をする事も可能である。図1 8にその例を示す。ここでは、Vスキャナ102が一水 平期間につき2ライン同時に選択している。しかしなが ら、この2ライン同時選択方式は、同時に選択されるラ インの組を固定するとハーフフレーム構成の場合と同じ 解像度しか得られない。

【0006】この点を改善したのが、図19に示す例で ある。画面101の左右両側に、一対のVスキャナ10 2a, 102bを設けている。第1Vスキャナ102a は例えば奇数フィールド用であり、1番目と2番目のラ インを同時選択し、次に3番目及び4番目のラインを同 時選択する。これに対し、第2Vスキャナ102bは偶 数フィールド用であり、1番目のラインを単独選択した 後、2番目のライン及び3番目のラインを同時選択し、 次に4番目のラインと5番目のラインを同時選択する。 この様に、奇数フィールドと偶数フィールドとで同時選 択されるラインの組を変える事により、垂直解像度を高 めている。しかしながら、一対のVスキャナ102a, 102bはTV信号のインターレース駆動に対処できる 一方、逆にVGA信号が入力された場合これに応じたノ ンインターレース駆動には不要である。即ち、ノンイン ターレース駆動とインターレース駆動に兼用可能なフル フレーム構成には、必ずしも適した回路構成となってい ない。

【0007】図20は、フルフレーム構成の液晶パネル をインターレース駆動する為の他の回路構成を表わして いる。この回路は、奇数ライン用の第1 V スキャナ10 2 c と偶数ライン用の第2 V スキャナ102 d を2 系統 40 用意している。これら一対のVスキャナ102c, 10 2dを液晶パネルに内蔵しようとすると、その分パネル サイズが大きくなるという欠点がある。又、Vスキャナ を2系統用いる構成は必ずしもノンインターレース駆動 に必要なものではなく、特にメリットは認められない。 なお、図20に示したフィールド毎1本おきにライン選 択を行なう方式は、CRTのインターレース駆動と同じ である。しかしながら、液晶パネルの場合には交流駆動 が必要であり、実効的に15Hzのリフレッシュとなり、 フリッカーが生じる惧れがある。垂直方向に230ライ 50 る。一方、一水平期間に2ラインを同時選択する時、該

ン程度のハーフフレーム構成の場合、30H2のリフレッ シュの為問題にならないが、400ライン以上の通常T Vと同様の表示を行なう為には、上記のフリッカーを回 避しなくてはならない。

[8000]

【課題を解決するための手段】上述した従来の技術の課 題に鑑み、本発明はVGA等のコンピュータ出力表示用 に設計されたフルフレーム構成の表示装置において、T V信号も同時に表示可能な回路構成を提供する事を目的 とする。換言すると、図16に示したノンインターレー ス駆動と図19又は図20に示したインターレース駆動 とを内部の切り換え操作のみで実行可能な表示装置を提 供する事を目的とする。かかる目的を達成する為に以下 の手段を講じた。即ち、本発明にかかる表示装置は基本・ 的な構成として、行列配置した画素と、垂直走査回路 と、水平走査回路とを備えている。垂直走査回路は選択 パルスを逐次出力して一垂直期間に画素を行単位で順次 走査する。水平走査回路は該順次走査により選択された 画素行(ライン)に対して一水平期間に映像信号を書き 込む。特徴事項として、前記垂直走査回路は該選択パル スの逐次出力を切り換え制御するスイッチ手段を内蔵し ており、映像信号の規格に合わせて一水平期間毎に選択 される画素行(ライン)の本数を調整する。具体的に は、前記スイッチ手段はノンインターレース規格の映像 信号が入力される時、一水平期間毎に1ラインを選択し 一垂直期間で1フレームのノンインターレース駆動を可 能にする。一方、インターレース規格の映像信号が入力 される時、一水平期間毎に2本のラインを同時選択し、 一垂直期間で1フィールドのインターレース駆動を可能 30 にすると共に、フィールド毎に同時選択される2本のラ インを1本分だけずらす。

【0009】かかる構成は走査線数が異なる種々の規格 の映像信号に対応する場合にも応用可能である。即ち、 前記スイッチ手段は、正規の走査線数を有する通常規格 の映像信号が入力される時、一水平期間毎に常に1ライ ンを選択して通常駆動を可能にする。一方、正規より少 ない走査線数を有する変型規格の映像信号が入力される 時、一水平期間に1ラインを選択する駆動と一水平期間 に2ラインを同時選択する駆動とを所定の割合で組み合 わせて、所謂間延し駆動を可能にしている。

【0010】前記垂直走査回路は、垂直クロック信号に 応じて垂直スタート信号を順次転送して一次選択パルス を逐次生成する多段のシフトレジスタと、該シフトレジ スタの隣り合う段から出力した一対の一次選択パルスを ゲート処理して二次選択パルスを生成するゲート手段を 含んでいる。この場合、前記スイッチ手段は該シフトレ ジスタと該ゲート手段との間に介在し、一水平期間に1 ラインを選択する時、該一対の一次選択パルスをそのま ま該ゲート手段に供給して二次選択パルスを出力させ

逆相関係にある。

る。

6

一対の一次選択パルスの片方を遮断して他方を該ゲート 手段に供給し元の一次選択パルスの出力を可能にする。

【0011】なお、前記垂直走査回路は2ライン同時選択によるインターレース駆動に代え、1ラインおきに選択する方式のインターレース駆動も実施可能である。即ち、前記垂直走査回路はインターレース規格の映像信号が入力される時、一水平期間毎に2ラインの一方を選択し他方を非選択にして一垂直期間で1フィールドのインターレース駆動を可能にすると共に、フィールド毎に選択される画素行と非選択の画素行とを入れ換える手段を10含んでいる。

#### [0012]

【作用】本発明によれば、表示装置に組み込まれた垂直 走査回路は内部的に1ライン単独選択と2ライン同時選 択を切り換える事ができる。これにより、表示装置をノ ンインターレース駆動とインターレース駆動とで兼用化 できる。又、種々のライン規格の映像信号に対して、適 宜1ライン単独選択と2ライン同時選択を組み合わせる 事により、画面合わせが可能になる。

#### [0013]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は本発明にかかる表示装置に用い られるアクティブマトリクス型液晶パネルの基本的な構 成を示す回路図である。(A)は液晶パネルの全体構成 を表わしており、周辺回路内蔵型である。図示する様 に、液晶パネルは行列配置した画素LCを有している。 個々の液晶画素LCは能動素子基板側に設けられた画素 電極と対向基板側に設けられた対向電極との間に液晶を 保持して構成される。対向電極には所定の対向電圧Vc omが印加される。個々の液晶画素LCには補助容量C s が並列して接続される。又、各液晶画素LCを駆動す る為のスイッチング素子として、薄膜トランジスタTr が集積形成されている。行列配置した液晶画素LCの行 方向に沿って、ゲートラインXが配設されていると共 に、これと直交する列方向に沿って信号ラインYが配設 されている。個々の薄膜トランジスタTrのソース電極 は対応する信号ラインYに接続され、ドレイン電極は対 応する画素電極に接続され、ゲート電極は対応するゲー トラインXに接続されている。

【0014】液晶パネルはさらに垂直走査回路(Vスキ 40 ャナ)1と水平走査回路(Hスキャナ)2を内蔵している。垂直走査回路1はゲートラインXに対して選択パルスを逐次出力し、同一ゲートライン上の薄膜トランジスタTrを導通状態にし液晶画素LCの行(ライン)を線順次走査する。垂直走査回路1は外部から入力される矩形の垂直スタート信号VSTを同じく外部から入力される矩形の垂直クロック信号VCK1、VCK2に同期して順次転送する事により前述した選択パルスを出力する。なお、VCK1とVCK2は互いに逆相関係にある。この他、制御信号としてSLT及びENも供給され 50

【0015】一方、水平走査回路2は、個々の信号ラインYに接続された水平アナログスイッチHSWの開閉制御を行なう。なお、各信号ラインYにはこのアナログ水平スイッチHSWを介してR、G、Bの各三原色成分に分かれた映像信号が供給される。水平走査回路2は外部から入力される水平クロック信号HCK1、HCK2に同期して同じく外部から入力される水平スタート信号HSTを一水平期間内で順次転送する事により、水平アナログスイッチHSWを開閉制御する。これにより、一水

平期間毎選択された行の液晶画素LCに対して映像信号

を書き込み転送する。このHCK1、HCK2も互いに

【0016】垂直走査回路1は選択パルスの逐次出力を 切り換え制御するスイッチ手段を内蔵しており、映像信 号の規格に合わせて一水平期間毎に選択されるラインの 本数を調整する。その具体的な構成を(B)に示す。図 示する様に、垂直走査回路1はD型フリップフロップ (D-F/F) の多段接続からなるシフトレジスタ3を 含んでおり、垂直スタート信号VSTを順次転送して一 次選択パルスa, b, c, d, …を逐次生成する。又ゲ ート手段4を含んでおり、シフトレジスタ3の隣り合う 段から出力した一対の一次選択パルス(例えば、aと b)をゲート処理して二次選択パルス(例えばA1)を 生成する。このゲート手段4はシフトレジスタ3の各段 毎に配された前段アンドゲート素子 (AND1) から構 成されている。なお、本例では二次選択パルスA1, B 1, C1, …の波形整形を行なう為に後段アンドゲート 素子(AND2)が配されている。各AND2の一方の 入力端子にはイネーブル信号ENが供給され、他方の入 力端子には波形整形前の二次選択パルスA1, B1, С 1, …が入力される。各AND2の出力端子には波形整 形後の二次選択パルスA2、B2、С2、…が出力され る。スイッチ手段5がシフトレジスタ3とゲート手段4 との間に介在している。このスイッチ手段5はD-F/ Fの各段に対応して配置したスイッチSWからなる。こ のスイッチSWは外部入力される制御信号SLTにより

開閉制御される。具体的には、一水平期間に1ラインを選択する時制御信号SLTはローレベルとなりSWを閉成する。これにより、一対の一次選択パルス(例えば、a,b)はそのままゲート手段4に供給され二次選択パルスA2が出力される。一方、一水平期間に2ラインを同時選択する時、制御信号SLTがハイレベルに切り換わりスイッチSWが開成状態に移行して電源電圧側に接続する。この結果、一対の一次選択パルスの片方(例えばb)を遮断して他方(例えばa)をゲート手段4に供給し、元の一次選択パルスaの出力を可能にしている。この一次選択パルスaはゲート手段4の後段アンドゲート素子AND2により所定の波形整形がなされる。

【0017】次に、図2及び図3を参照して、図1に示

した垂直走査回路の動作を詳細に説明する。先ず初め に、図2のタイミングチャートはフルフレーム構成の液 晶パネルに対してノンインターレース駆動を行なった場 合を表わしている。これは、例えばVGA等のコンピュ ータ出力表示を行なう場合に実施される。垂直クロック 信号VCK1, VCK2はデューティ比50%に設定さ れている。ノンインターレース駆動の場合制御信号SL Tはローレベルにあり、スイッチ手段5を構成する各ス イッチSWは導通状態にある。又、波形整形用のイネー ブル信号ENはローアクティブであり、ノンインターレ 10 ース駆動ではハイレベルに固定されている。図2のタイ ミングチャートに示した波形 a~dは、図1の(B)に 示したD-F/Fの各段から出力された一次選択パルス を表わしている。図から理解される様に、垂直スタート 信号VSTがクロック信号VCK1, VCK2の半周期 毎に順次転送され、各段のD-F/Fから順次一次選択 パルスa~dが得られる。これらの一次選択パルスはA ND1により処理され、二次選択パルスA1, B1, C 1, D1, …が順次出力される。イネーブル信号ENは ハイレベルに固定されている為、これらの二次選択パル スA1~D1はそのまま最終的な二次選択パルスA2~ D2になる。従って、このノンインターレース駆動では 二次選択パスルA2, B2, С2, …が順次液晶パネル の1ライン毎に発生し、1ライン相当の映像信号を書き 込み転送する事になる。

【0018】図3のタイミングチャートは2ライン同時 選択によりインターレース駆動を行なう場合を示してお り、例えば図1の(A)に示した液晶パネルでTV信号 を表示する場合に実行される。このインターレース駆動 では制御信号SLTがハイレベルに切り換わり、スイッ 30 チ手段5を構成する各スイッチSWが開成状態になる。 従って、ゲート手段4を構成する前段アンドゲート素子 AND1には対応する段のD-F/Fから出力された一 次選択パルスがそのまま供給され且つ通過する。イネー ブル信号ENはローアクティブのパルス状態になってい る。図示する様に、本発明に従ってフルフレーム構成の 液晶パネルを2本同時選択方式でインターレース駆動す る場合には、VCK1のデューティ比を5%に設定し、 VCK2のデューティ比を95%に設定している。この 場合には、1段目のD-F/Fから出力された一次選択 40 パルスaに対して、2段目のD-F/Fから出力された 一次選択パルスbは5%のデューティ比分だけ遅延して 出力される。3段目のD-F/Fから出力された一次選 択パルスcは前段の一次選択パルスbに対し95%のデ ューティ比に相当する分だけ遅延して出力される。一対 の一次選択パルスa, bは略重複しており一水平期間で 2ラインを同時選択可能である。又、次の一対の一次選 択パルスc, dも略重複しており、一水平期間で2ライ ンを同時選択可能である。従って、これらの一次選択パ ルスa~dはそのままゲート手段4の前段アンドゲート 50 夕3から出力された一次選択パルスが各々単独でAND

素子AND1を通過できる様に、スイッチ手段5のSW が開成状態に置かれている。しかしながら、各一次選択 パルス a ~ d の立ち上がり部又は立ち下がり部に5%の デューティ比分Xに相当するオーバーラップが生じてい る。これを除去する為、イネーブル信号ENを周期的に ローアクティブとし、オーバーラップに相当する時間だ けゲート手段4の後段アンドゲート素子AND2を閉じ ている。この時間は水平ブランキング期間に設定され、 且つ十分に短くする事で実用上問題ない表示とする事が できる。この結果、ゲート手段4からは完全に重なった 一対の二次選択パルスA2, B2が出力され2ライン同 時選択が可能になる。次の水平期間では一対の二次選択 パルスC2、D2が完全に重なった状態で出力され2ラ イン同時選択を行なう。この際、A2、B2の組とC 2, D2の組は上述したイネーブル信号ENによる波形 整形処理により完全に分離されている。なお、2ライン 同時選択方式のインターレース駆動を行なう場合、奇数 フィールドと偶数フィールドで同時選択される2本の組 を1本ずつずらす必要がある。この為、本実施例ではフ ィールド毎にVCK1とVCK2を入れ換えており、同 時選択される2本のラインのペアリングを換えている。 図3のタイミングチャートに示す様に、VCK1とVC K2を入れ換える事で、奇数フィールドのペアリング (a, b), (c, d)が、偶数フィールドのペアリン グでは1本毎にずれている事が分かる。

【0019】以上説明した様に、ラインの線順次走査を 行なう選択パルスは図1の(B)に示す様にD-F/F 等を用いたシフトレジスタ3により生成される。本実施 例では、その転送段数を減らす為ゲート手段4に含まれ る前段アンドゲート素子AND1を用いて論理処理を行 ない、オーバーラップのない二次選択パルスを生成して いる。これは、図2に示したタイミングチャートの通り であり、ノンインターレース時の駆動に用いられる。一 方、インターレース駆動時には2ライン同時選択用のパ ルスを出力させる為、図3のタイミングチャートに示し た様な垂直クロック信号VCK1, VCK2でシフトレ ジスタを駆動する。こうする事で、2ライン同時選択用 のパルスを出力させる事ができる。但し、ノンインター レース時の様にAND1がそのまま介在すると、必要な 選択パルスを出力する事ができなくなる。従って、1ラ イン単独選択のノンインターレース駆動と2ライン同時 選択のインターレース駆動とで垂直走査回路の兼用を実 現する為、図1の(B)に示すスイッチ手段5を付加 し、夫々のモードにおいて、AND1の使用/不使用を 選択する回路構成となっている。ノンインターレース駆 動時には図2に示す様な垂直クロック信号でシフトレジ スタを駆動し、一対の一次選択パルスが共通のAND1 を通る様に結線を切り換える。又、2ライン同時選択に よりインターレース駆動を行なう時には、シフトレジス

1を通過する様に結線を切り換える。

【0020】図4は、1本おきにライン選択を行なって フルフレーム構成の液晶パネルをインターレース駆動し た場合におけるタイミングチャートを表わしている。先 に説明した2ライン同時選択によるインターレース駆動 と異なり、このインターレース駆動ではノンインターレ ース駆動と同様にスイッチ手段5が導通状態におかれ る。即ち制御信号SLTはローレベルに保持される。こ の1ラインおきに選択する方式はCRTと同様のインタ ーレース駆動になる。液晶の比抵抗、スイッチング用薄 10 膜トランジスタTrの電流リーク改善等により、15Hz のフリッカーが問題ないレベルまで抑制できれば、この 方式によるインターレース駆動も実用的となる。図示す る様に、1ラインおきのインターレース駆動を実現する 為、本例ではVCK1のデューティ比を5%に設定し、 VCK2のデューティ比を95%に設定している。この 点は、2ライン同時選択方式によるインターレース駆動 と同様である。この場合には、1段目のD-F/Fから 出力された一次選択パルスaに対して、2段目のD-F /Fから出力された一次選択パルスbは5%のデューテ 20 ィ比分だけ遅延して出力される。3段目のD-F/Fか ら出力された一次選択パルス c は前段の一次選択パルス bに対し95%のデューティ比に相当する分だけ遅延し て出力される。これらの一次選択パルスa, b, c, d, …を各々前段アンドゲート素子AND1で処理する と、各段から二次選択パルスA1, B1, C1, D1, …が出力される。即ち、1ラインおきに幅の広い有効選 択パルスA1, С1と幅の狭い無効選択パルスB1, D 1が交互に出力される。ここで、予めVCK1のパルス 発生時間Xを水平プランキング期間内に選んでおけば、 B1, D1で示される無効選択パルスは水平プランキン グ期間内に出力される。従って、偶数番目のラインに対 しては何等有効な映像信号が書き込まれない。

【0021】本発明では、上述したインターレース駆動 を行なう場合、実際にはゲート手段4に含まれる後段ア ンドゲート素子AND2に対してローアクティブのイネ ープル信号ENを供給している。このイネープル信号E Nは水平プランキング期間に同期しており、無効選択パ ルスB1, D1の出力を禁止している。従って、最終的 には図4のタイミングチャートの最下段に示す様に、有 40 効な二次選択パルスA2、C2、…のみが奇数ラインに 順次供給され、偶数ラインには何等選択パルスが供給さ れない。

【0022】図5のタイミングチャートは、図4に示し たタイミングチャートに比較し、VCK1とVCK2を 入れ換えている。これにより、一次選択パルスa, b, c, d, …の位相関係が1ライン分シフトする。従っ て、最終的には、有効選択パルスB2、D2、…のみが 出力され、偶数ラインが選択される一方奇数ラインは非 選択状態におかれる。この様に、1ラインおきの有効選 50

択パルスを例えば奇数フィールドでは奇数ラインに供給 し、偶数フィールドでは偶数ラインに供給する事によっ てインターレース駆動を行なう事ができる。又、図2に 示したクロック信号 V C K 1, V C K 2 及び図 4 及び図 5に示したクロック信号VCK1, VCK2を外部タイ ミングジェネレータで切り換える事により、同一のアク ティプマトリクス型液晶パネルでノンインターレース駆 動とインターレース駆動が可能になる。

【0023】図6は、図1の(B)に示したスイッチ手 段5に含まれるSWの具体的な構成例を示す回路図であ る。本例では、個々の選択スイッチSWは一対のトラン スミッションゲート素子を用いて構成されている。制御 信号SLTがローレベルの時、一方のトランスミッショ ンゲート素子TG1が非導通状態になるのに対し、他方 のトランスミッションゲート素子TG2が導通状態にな る。従って、次段のD-F/Fから出力された一次選択 パルスが前段の一次選択パルスと共に共通のAND1に 供給される。制御信号SLTがハイレベルに切り換わる と、TG1が導通する一方TG2が非導通状態になる。 従って、次段のD-F/Fが切り離され、この代わりに AND1には電源のハイレベルがTG1により供給され るので、AND1はゲートが開いた状態になる。従っ て、当該段のD-F/Fから出力された一次選択パルス はそのままAND1を通過する。

【0024】図7は、図1の(B)に示したスイッチ手 段5の他の具体的な構成例を示す回路図である。本例で は、個々の選択スイッチSWは1個のナンドゲート素子 と1個のインパータとの組み合わせからなる。制御信号 SLTがローレベルの時ナンドゲート素子のゲートが開 くので、次段のD-F/Fから出力された一次選択パル スはインバータ素子及びナンドゲート素子を介してAN D1に供給される。これに対し、SLTがハイレベルに なるとナンドゲート素子のゲートが閉じその出力はハイ レベルに固定される。従って、次段のD-F/Fから出 力された一次選択パルスは前段に対応するAND1から 切り離される。

【0025】1ライン単独選択と2ライン同時選択を内 部的に切り換え可能な液晶パネルはノンインターレース 駆動とインターレース駆動の兼用化に加え、走査線数の 異なる様々な規格の映像信号に対応する際にも応用でき る。任意の水平位置で2ライン同時選択を実行する事に より、規定の走査線数より少ない映像信号が入力された 場合に生じるアスペクト比の変動を、スキャンコンパー 夕等を用いる事なく「間延し」を行なって表示する事が できる。VGA等のコンピュータ出力の表示用に液晶パ ネルを用いる場合、走査線数の異なるモードにおいても アスペクト比を変えずに対応可能である。以下その具体 例を説明する。

【0026】VGA等のコンピュータ出力信号は多くの モードを持っており、そのモードにおいて走査線数が異

なるものがある。CRTにおいては垂直表示期間の変更で対応可能であるが、液晶パネルの様な画素数(ドット数)が固定である構造では、走査線数の変更に対応するとアスペクト比が変わってしまう。例えば、VGAの標準モードは図8の(A)に示す様に横方向が640ドットで縦方向が480ドットである。しかしながら、変形モードの1つとして図8の(B)に示す様に640ドット×400ドットの最も少ない走査線数のものがある。これを640ドットメ480ドットの液晶パネルで表示すると、上下に40ドット分ずつ表示されない部分が生10じ、画像のアスペクト比が変わってしまう。これを避ける為に、従来映像信号を一旦外部メモリ等に取り込み、適当な補間信号を挿入して液晶パネルに入力する為、スキャンコンバータのシステムが必要になり構成が複雑化し且つコストアップとなる。

【0027】かかる問題をシステムの複雑化を生じる事なく解決する為には、図9に示す様に部分的にゲートラインXを2本同時に選択して、同一の映像信号を液晶セルLCに入力すれば良い。これにより、全体的に垂直方向に間延びした画像が表示できる。

【0028】例えば、図10に示す様に、640ドット×480ドットの液晶パネルに640ドット×400ドットの映像信号を入力する場合6本のラインにつき1本の割合で上述した2ライン同時選択を行なう事で、アスペクト比が変わらない表示が可能になる。

【0029】この様な「間延し」駆動を実現する為、部分的に2ライン同時選択が可能な垂直走査回路が必要になる。その具体的な回路構成を図11に示す。この回路は基本的に図1の(B)に示した回路構成と同様であり、対応する部分には対応する参照番号を付してある。即ち、D-F/Fを多段接続したシフトレジスタ3とゲート手段4と両者の間に介在するスイッチ手段5とを備えている。このスイッチ手段5は制御信号SLTにより開閉制御され、正規の走査線数を有する通常規格の映像信号が入力される時一水平期間毎に1ラインを選択する駆動と一水平期間に2ラインを選択する駆動と一水平期間に2ラインを選択する駆動と一水平期間に2ラインを選択する駆動と一水平期間に2ラインを選択する駆動と一水平期間に2ラインを選択する駆動とで組み合わせて「間延し」駆動を可能にしている。

【0030】図12は、図11に示したスイッチ手段5の具体的な構成例を示している。基本的には、図7に示した先の具体例と同様であり、スイッチ手段5として各段毎に設けたSWはナンドゲート素子とインバータ素子との組み合わせからなる。各D-F/Fには互いに逆相の垂直クロック信号VCK1、VCK2が交互に供給されている。又、D-F/Fの先頭段には垂直スタート信号VSTが入力される。各段のD-F/Fから出力された一次選択パルスa、b、c、d、eはスイッチ手段5及びゲート手段4を介して二次選択パルスA、B、C、

Dとなって出力される。

【0031】図12に示した垂直走査回路の「間延し」動作を図13のタイミングチャートにより説明する。図示する様に1ライン毎の順次選択を行なう部分ではデューティ比が50%のVCK1、VCK2が供給される。又制御信号SLTはハイレベルに維持されている。これにより1ライン毎に対応した二次選択パルス(例えば、A、D)が出力される。一方、2ライン同時選択を行なう部分では、VCK1及びVCK2のデューティ比が5%と95%に切り換えられる。同時に制御信号SLTもローレベルに切り換えられる。これにより、この水平期間だけ二次選択パルスB、Cが同時に出力される。この様に、タイミングジェネレータから供給されるVCK1、VCK2の位相と制御信号SLTのレベルを切り換えるだけで、1ライン単独選択と2ライン同時選択を随時切り換え可能であり、所望の「間延し」駆動が実現できる。

【0032】垂直ドット数が480の画面に対して、4 00ドット相当の映像信号を6本に1本の割合で同時選 択を行ないつつ入力した場合には、前述した様にアスペ クト比は変わらない。しかしながら、全体的に間延びし た表示になる。これを避ける為、例えば図14に示す様 に、画面の中心部では通常の1ライン単独選択を行な い、画面の上下の部分で2ライン同時選択を行なう事に より、表示の重要な部分での間延びを防ぐ事ができる。 【0033】最後に、図15は本発明にかかる表示装置 の全体的な構成を示すシステムプロック図である。図示 する様に本システムはフルライン構成の液晶パネル11 と、RGBドライバ12と、デコーダ13と、タイミン グジェネレータ14とから構成されている。フルライン 液晶パネル11は図1の(A)に示した内部構成を有し ており、行列配置した液晶画素や垂直走査回路及び水平 走査回路を備えている。デコーダ13は外部入力された VGAやTV等の映像信号を処理して水平同期信号HS YNC及び垂直同期信号VSYNCを分離する。さらに 映像信号を復調して画像データr,g,bを生成する。 RGBドライバ12はタイミングジェネレータ14から 供給されるS/Hパルスに応じてサンプルアンドホール ドを行なうと共に、交流化信号FRPに従って交流のR GB映像信号をフルライン液晶パネル11に供給する。 本例では、FRPに従って一水平期間毎の交流反転駆動 (1 H駆動) が行なわれる。又、RGBドライバ12は 対向電圧Vcomも合わせてフルライン液晶パネル11 に供給する。タイミングジェネレータ14はノンインタ ーレース駆動及びインターレース駆動を行なう場合に必 要な種々のタイミング信号を供給しており、HSYNC 及びVSYNCに同期して、液晶パネル11に対して水 平スタート信号HST、水平クロック信号HCK1、H CK2、垂直スタート信号VST、垂直クロック信号V 50 CK1, VCK2、イネーブル信号EN、制御信号SL

T等を供給する。又、上述した様にRGBドライバ12 に対してS/Hパルス及びFRPを供給する。

13

[0034]

#### 【図面の簡単な説明】

【図1】本発明にかかる表示装置の第1実施例を示す回路図である。

【図2】第1実施例の動作説明に供するタイミングチャートである。

【図3】同じく第1実施例の動作説明に供するタイミングチャートである。

【図4】同じく第1実施例の動作説明に供するタイミングチャートである。

【図5】同じく第1実施例の動作説明に供するタイミングチャートである。

【図6】第1実施例に組み込まれる垂直走査回路の具体的な構成例を示す回路図である。

【図7】同じく他の具体的な構成例を示す回路図であ ス

【図8】液晶パネルのドット構成を示す模式的な平面図 である。

【図9】液晶パネルの「間延し」駆動の説明に供する回 路図である。 【図10】「間延し」駆動を表わした模式的な平面図である。

【図11】「間延し」駆動に好適な垂直走査回路構成を 示すプロック図である。

【図12】図11に示した垂直走査回路の具体的な構成例を示す回路図である。

【図13】図12に示した垂直走査回路の動作説明に供するタイミングチャートである。

【図14】「間延し」駆動の他の例を示す模式的な平面 図である

【図15】本発明にかかる表示装置の全体構成を示すシステムプロック図である。

【図16】従来の液晶パネルの一例を示す模式的な平面 図である。

【図17】従来の液晶パネルの他の例を示す平面図であ る。

【図18】従来の液晶パネルの別の例を示す平面図であ ス

【図19】従来の液晶パネルのさらに別の例を示す平面 20 図である。

【図20】従来の液晶パネルのさらに別の例を示す平面 図である。

【符号の説明】

1 垂直走査回路

2 水平走査回路

3 シフトレジスタ

4 ゲート手段

5 スイッチ手段


11 液晶パネル

30 12 RGBドライバ


13 デコーダ


14 タイミングジェネレータ


[図2]




【図6】











(M9)














フロントページの続き

### (72)発明者 坪田 浩嘉 東京都品川区北品川 6 丁目 7 番35号 ソニ 一株式会社内